# PATENT ABSTRACTS OF JAPAN

# 1

(11)Publication number:

61-204758

(43)Date of publication of application: 10.09.1986

(51)Int.CI.

G06F 15/16

G06F 13/38

(21)Application number: 60-044852

(71)Applicant: HITACHI LTD

(22)Date of filing:

08.03.1985

(72)Inventor: TAKATANI SOICHI


MIYAZAKI YOSHIHIRO

## (54) CO-PROCESSOR CONTROLLING SYSTEM

## (57)Abstract:

PURPOSE: To execute a linkage at a high speed by outputting the control signal of the time when inputting a data to a co-processor from a main processor, in a bus cycle for reading out an operation operand onto a data bus from a storage device.

CONSTITUTION: When a main processor 1 starts a co-processor 2, in case when an operand data of its operation is in a storage device 3, in a bus cycle for reading out the operand data onto a data bus 6 from the storage device 3 by addressing of the main processor 1, a control signal DT to the co-processor from the main processor is made active, and the operand data on its data bus 6 is inputted directly to the co-processor 2. Also, even when storing an operation result operand into the storage device 3, it is written directly in the storage device 3 from the co-processor 2 by the control signal DT.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

①特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-204758

⑤Int,Cl.⁴

識別記号

庁内整理番号

❸公開 昭和61年(1986)9月10日

G 06 F 15/16 13/38 A-2116-5B 7165-5B

審査請求 未請求 発明の数 2 (全9頁)

49発明の名称

コ・プロセツサ制御方式

②特 願 昭60-44852

**愛出** 願 昭60(1985) 3月8日

切発 明 者 高 谷

壮一

日立市大みか町5丁目2番1号 株式会社日立製作所大み

か工場内

70発明者 宮崎

発 弘

日立市大みか町5丁目2番1号 株式会社日立製作所大み

か工場内

卯出 顋 人

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 小川 勝男

外2名

明 細 客

発明の名称 コ・プロセッサ制御方式 特許請求の範囲

2. 特許請求の範囲第1項記載のコ・プロセンサ は、メインプロセンサからのコマンドにより、記 健装置からのオペランド待ち状態となる手段を有し、オペランド待ち状態において、メインプロセッサからデータ取込みの制御信号を受けた場合、 記憶装置からのデータ出力応答によりデータパス 上のオペランドデータを取込むようにしたことを 禁盤とするコ・プロセッサ制御方式。

3.メインプロセンサに基本演算機能を持たせ、 特殊演算機能をメインプロセンサの命令群を拡張 する形でサポートするコ・プロセンサを具備する データ処理装置において、メインプロセンサはは、 コ・プロセンサ内レジスタの演算結果を配置接置 に格納する特殊命令を職別する手段と、コ・プロセンサながある。 センサに対して演算結果のデータパスへのを表し、 コ・プロセントを送出する手段を使し、コ・プロセンサは該コマントを送出する手段を優して、 で、 は算結果をデータパス上に出力し、記憶装置へ で、 送するようにしたとを特徴とするコ・プロセン サ制御方式。

発明の詳細な説明。

### [発明の利用分野]

本発明はメイン・プロセッサとコ・プロセッサ のインターフェイスに保り、特にコ・プロセッサ 命令を実行する場合に、記憶装置からのオペラン ド・フェッチ、及び、記憶装置への演算結果格納 を高速に行なうのに好速な制御方式に関する。 【発明の背象】

メイン・プロセッサに基本演算処理機能を持たせ、システムの必要に応じて、将珠演算機能をメイン・プロセッサの命令群を拡張する形でサポートするコ・プロセッサを具備することで達成する 構成が増えているか、このインターフェイスにかいては、モトローラ68020 「User's Manual ) (以下公知例1と称す)に記載のように、コプロセッサ用オペランドRead 時、記憶装置→メインプロセッサ,メインプロセッサ→コプロセッサと2回のパスサイクルを必要とする方式では、メイン・プロセッサとコ・プロセッサのリンケージ・タイムが大きくなつてしまうという欠点かる。

のハードは約2倍に増加してしまう。 【条明の目的】

本発明の目的はメイン・プロセッサがコ・プロセッサを起動する場合に、配信装置とのデータ転送が必要なときのリンケージを高速に行なり方式を提供することにある。

### [発明の概要]

本発明は、第1図(a)においてメインプロセッサ
1がコ・プロセッサ2を起動するとき、その演算
のオペランド・データが配置装置3にある合に、
メイン・プロセッサ1のアドレッシグにより記
健装置3からオペランド・データを・パス・
6上に読み出すパスサイクルにかいて、メイク D T
でアクティブとし、そのデータ・パス6上のカカで
アクティブとし、そのアータ・パス6上のカカで
アンド・データを コ・プロセッサ2に直接入1回(b)に示す。また、演算結果オペランドの配像を置3への格納も、制御信号 D Tにより、第1図(c)のフロトコルにてコ・プロセッサ2より配像要置3へ

記憶装置へのアクセス・タイムか、メインプロセッサ~コブロセッサ間転送タイムに対し十分大きければコ・プロセッサとのリンケージ・タイムはあまり問題にならないが、メモリのキャッシャ化、メモリ高速化に伴い、2回のパスサイクルを必要とする方式では、高速化に限界がある。

また、インテル アイエーピーエックス86
レフアレンス マニュアル (INTEL iAPX86 REFERENCE MANUAL) (以下公知例2といす) に配数のコ・プロセッサの場合、コ・カンのはついれるのでである。これりのでデータを置からのデータをで行なっている。これでであると1回のパスサイクルでデータのエアチののコードウエアを表示ではあるが、分別を表示しているのかが、イスの計算機構のハードウエアをいて、イスの計算機構のハードウエアをいて、イスのようとなるためのパス・インターとなるためでストクエアが必要となる欠点がある。公知のような命令アーキテクチャの場合、コブロセッチをなって、ファイン・インターをなって、コーキアクチャの場合、コブロセッチをなるで、ファーキアクチャの場合、コブロセッチをはなるで、ファーキアクチャの場合、コブロセッチをはないないでは、ロードウエアが必要となる欠点がある。公知のような命令アーキアクチャの場合、コブロセッチをはないないには、1200円では、12

直接各込むことを特徴とする。 〔希明の実施例〕

以下、本発明の一実施例を説明する。第2回は システム構成であり、命令の解説、アドレス計算 及び基本資算を実行するメインプロセッサ(以下 main Processor と称す)1、浮動小数点資集 を実行するコ・プロセッサ(以下Co - Processor と称す)2, Main-Processor 1及びCo・ Processor 2のマイクロ命令及び汎用データ を格納する記憶装置(以下Memory と称す)3。 これらを相互に接続するアドレス パス (Address Bus) 5, データ パス (Data Bus) 6, コン トロール パス ( Control Bus ) 7, パス占有 制御を行なりパス コントローラ(Bus Controller; BCと略す) 8, I/O10. I/Ol0とMemory3のデータ転送を行なり I/Oプロセッサ ( Processor ) 9 , Main -Processor 1からCo-Processor 2への専用 制御級DT4,アドレスをデコードして Co-Processor 2のセレクト信号を生成するデコー

メ ( Decoder ) 1 1 より構成される。Main-Processor 1 及び I / O - Processor 9 はパス・マスタとなるが、Co-Processor 2, Memory 3 及び B C 8 はスレーブ動作のみ行なう。またDT4は、Memory 3 と Co - Processor 2 とのデータ転送をMain-Processor 1 が行なわせるための制御線であり後述される。

Main-Processor 1 の構成を第3図に示す。 読み出しデータレジスタ(Recd Data Register)101(はDRと略す)はData Bus6からの入力データ・レジスタであり、 Memory3のマクロ命令及び演算データが入力される。インストラクション デコーダ (Instruction Decoder)103は、マクロ命令をRDR101より受け取り、マイクロ・ブログラムの先顕アドレスを生成する。コントローラ (Controller)104(CONTと略す)は、命令デコーダ(INSDEC)103より生成されるマイクロ・プログラムの先頭アドレスを受け取り、マイクロ・プログラム方式にて内部制御信号及び

略す)は Data Bus 6への出力用レジスタである。 CONT 1 0 4 の 構成 を 第 4 図 に 示 す。 セレクト (Select) 121 (SELと略す) は INSDEC 103より入力されたマイクロプログラムの先頭 アドレス、現実行マイクロ命令によるジャンプ・ アドレス及び現実行マイクロの次のアドレスのう ち1つを選択する。コントロール ストレージ TYVX ( Control Storage Address ) 122 はSEL121の出力アドレスをラッチしておく ためのレジスタであり、これにより Control Storage 123 (CSと略称する)が読み出さ れる。マイクロ インストラクション レジスタ ( Micro Instruction Register) 1 2 4 · (MIRと略す)はCS123から読み出された マイクロ命令をランチするためのレジスタであり、 マイクロ命令はジャンプ・アドレス、イミディエ イトデータ(IMと略す)を含む。デコーダ (Decoder) 125はMIR124及び外部アク セス応答により、制御信号を生成する。ダイレク トランスファ フラグ(Direct Transfer

Control Bus 7 化出力する外部制御信号及び Co-Processor 2へのデータ転送の制御信号 DT4を生成する。ウエイト コントローラ (Wait Controller) 102 (WCTLと略す) は、Main-Processor 1 の外部アクセスに対す る応答符ち側御機構であり、アクセスの終了を CONT 1 0 4 に報告する。A L U 1 0 5 は基本論 強減算及び算術演算を行なり。レジスタ (Register)108(Rと略す)は汎用レジス タでマクロ命令で指定可能なレジスタである。ワ ーク レジスタ(Work Register)109 (WKと略す)は、マクロ命令を実行するための 一時的な記憶に使用するレジスタである。プログ ラム カウンタ (Program Counter) 110 (PCと略す)はマクロ命令をフエッチするため のポインタである。メモリ アドレス レジスタ (Memory Address Register) 107 (MARと略す)は、Address Bus 5への出力 用レジスタである。ライト データ レジスタ (Write Data Register ) 106 (WDR &

Flag) 1 2 7 (DTFと略す) はマイクロ命令 により、Memory 3 と Co-Processor 2 とのデータ転送を直接行なうサイクルに入るときセット される。DTF 1 2 7 出力はDT 4 を通して、Co-Processor 2 に入力される。コントロールストレージ アドレス インクリメンタ (Control Storage Address Incrementer) 1 2 6 (INCと略す) は現実行アドレスを次のアドレスに更新するための演算器である。

次にCo-Processor2の構成を第5図に示す。
コマンド レジスタ (Command Register)
201 (CMDRと略す)はMain-Processor1
から5の演算命令を受けつける入力レジスタでデ
コーダ (Decoder)208の信号により、入力さ
れる。オペランド レジスタ (Operand
Register)205 (OPDRと略す)は演算オペ
ランドの入力レジスタであり、Decoder 208
の出力信号216または信号214の論理和がア
クティブのとき入力される。コントローラ
(Controller)204 (CCONTと略す)は、

CMDR 2 0 1 より渡される信号 2 0 3 により内部 制御信号及び Control Bus 7 に出力する外部制 御信号及びオペランド入力待ちの状態を表わす信 号212とオペランド出力待ちの状態を扱わす信 号213を生成する。信号212がアクティブか つ信号DT4がアクテイプでControl Bus 7上 のリード・アクセスまたはライト・アクセスの応 各個号Xack7′がアクティプになつたとき OPDR 2 0 5 は Data Bus 6 上のデータを入力す る。また信号213かアクティブかつ信号DT4 がアクテイプのとき、Write Data Register 206 (CWDRと略す)のデータがData Bus **6上に出力される。また、Decoder 208の出** 力信号217によつてもCWDR206はデータを 出力する。CALU207は浮動小数点演算を行な うための演算器である。Co-Processor Begister209(CRと略す)はマクロ命令に よりオペランドとして指定できる汎用レジスタで ある。コ・プロセッサ ワーク レジスタ (Co-Processor Work Register ) 2 1 0

付を待たせる(wait )。

第7回はデータの転送モードの復別とそのモードにおける信号DT4のON、OFFを示すものであり、コ・プロセッサ命令のオペランド転送のみ、DT4をONに制御していることを示す。本制御は全てメインプロセッサのマイクロプログラムが行うか、幹細手順については第8回に記述される。

以上のようなハードウエアにて、Main-Processor 1がメモリ間接アドレッシングのオペランドの受け渡しを持つSIN與数演算のコ・プロセッサ命令をフェッテした場合のマイクロブログラムを第8図に示す。①はMIR124のIMをMAR107にセットするものであり、IMはCo-Processor2のCMDR201のアドレスである。②ではMIR124のIMをWDR106にセットし、Control Bus 7上のWrite 佰号をONする。③ではステップ②のライト・アクセスに対するControl Bus 7上の応答信号 Xack 7′の受け付け後、実効アドレスの計算デ

はCMDR201に入力されるコマンドを実行中、一時的にデータの記憶を行なりためのレジスタである。

C CONT 204の構成を第6図に示す。 C CONT 204はマイクロ・プログラム方式の コントローラであり、 CMDR 2 0 1 からのコマン ドは、このマイクロ・プログラムの先頭アドレス に対応している。SEL 2 2 1 , CASAR 2 2 2 . CS223. MIR224, INC226は、斜 4 20 S E L 1 2 1, CSAR 1 2 2, C S 1 2 3, MIR124, INC126にそれぞれ対応し、 向等の機能を持つものである。Decoder 225 は、MIR224の出力及び応答信号Xack 7/ により内部制御信号及び Control Bus 7の出力 を生成すると共化オペランド入力待ちフラグ227 (OTRと称す)とオペランド出力待ちフラグ 228(OTWと称す)とコマンド実行中を表わ ナフラグ229(BUSYと称す)のセット及びク リアの制御も行なう。BUSY229がONのとき コマンドの書込応答を出さず、次のコマンドの受。

ータのアドレスをMAR107にセットし、
Control Bus 7上のRead 信号をONする。④
ではステップ③のリード・アクセスの応答信号
Xack 7′の受け付け後、RDR101とR108
の1つRoとをALU105により加算しMAR
107にセットした後Read 信号をONし、
DTF127をセットする。⑤ではステップ④で
の応答信号 Xack 7′を受け付け後DTF127
をクリアする。

次に、Co-Processor2のマイクロ・プロクラムを第9図に示す。本プログラムは、メインプロセッサの前記ステップ②により起動される。①ではBUSY229とOTB227がセットされ、DT4及びXack 応答信号7'がアクテイブになることによりOPDR205にData Bus6上のデータがUPDR205に入力されると共にOTR227はクリアされ、OPDR205の演算オペランドはCWK210の1つCWK。ヘセットされる。②ではCWK。のSIN演算が行なわれ、超果がCWKiにセットされる。③ではCWiのデ

ータの正規化が行われ、CR209の1つCR。 ヘセットされ、BUSY229がクリアされる。

以上のMain-Processor1及びCo-Processor 2のマイクロ・プログラムにより1つのマクロ命令が実行され、結果がCo-Processor 2のCR209の1つにセットされる。

前記預算結果をCR。からMemory 3 へ転送するマクロ命令(STORE命令)に対するMain - Processor 1 のマイクロブログラムを第10回に示す。①,②によりコマンドがCo-Processor 2に入力され、③ではその応答を受け付け後、演算結果オペランドの奨効アドレス Bo がMAR107にセットされ、Write 信号をONし、DTF127がセットされる。④ではステップ②のアクセスの応答Xack7/を受け付け後、DTF127をクリアする。

このSTORE命令に対応するCo-Processor 2のマイクロ・プログラムを第11図に示す。① ではBUSY229をセットし、CR。のデータを

対応するタイムチャートであり、(a)は従来方式 (公知例1)のタイムチャート、(b)は本発明方式 によるタイムチャートである。 第12図と同様、 本発明方式では従来方式の2倍の速度でオペラン ド出力可能である。

#### [発明の効果]

以上のように、本発明によれば、コブロセッサに、実効アドレス計算機構、パスマスタ用インターフエイスハードウエア等を追加することなく、 記憶装置からコ・プロセッサへのオペランド・データ転送及びコ・プロセッサから記憶装置への演算結果データ転送を、従来方式の約2倍の選及にせしめることができると共に、パスの使用を1/2に低減することが可能である。

#### 図面の簡単な説明

第1図は本発明の構成とデータ受波しのプロトコルを示す図、第2図は本発明の実施例のハードウエア構成図、第3図は本発明のMainーProcessorのControllerのハー


CWDR206にセットし、OTW228をセット する。DT4がアクティブでCWDR206のデー タは、Data Bus6に出力され、Xack 7′の応 答信号がアクティブになることで、OTW228 をクリアする。②ではBUSY229をクリアする。


第12図は、第8図、第9図の制御フローに対 応するタイムチャートであり、(a)は従来方式(公 知例1)で(b)は本方式によるタイムチャートであ る。本発明方式では従来方式の2倍の速度でオペ ランド入力可能であり、コマンド入力及びmain ーProcessor 1の契効アドレス計算のためのデ ータ・フェッチを含めても、1.3倍である。更に、 フローティング演算等でもつとも多く使用される レジスタ間接アドレッシングモードのメモリオペ ランド、かつ、倍精度資解においては従来方式で は、コマンド転送十(メモリ獣出し十まペランド 転送)×2で5回のパスサイクル要に対し、本発 明ではコマンド転送十まペランド転送×2で3回 のパスサイクルで済み、1.6倍の性能向上となる。


第13図は第10図、第11図の制御フローに


ドウエア構成図、第5図は本発明のCo-Processor のハードウエア構成図、第6図は本 発明のCo-ProcessorのControllerのハード ウェア構成図、第7図は本発明の Main-Processor からCo-Processorへの制御信号 の説明図、第8図は本発明のMain-Processor の Co-Processorの起動及びオペランド入力の 制御フローの説明図、射9図は本発明のCo-Processor のオペランド受取の制御フローの説 明函、第10回は本発明のMain - Processorの Co-Processorの起動及びオペランドのメモリ 格納の制御フローの説明図、第11図は本発明の Co-Processorのオペランド出力の制御フロー の説明図、第12図はCo-Processorへのオペ **ランド入力の従来方式と本発明方式の性能比較の** 説明図、第13図はCo-Processorからメモリ へのオペランド格納の従来万式と本発明方式の性 能比較の説明図。


代理人 弁理士 小川勝男

















第7 図


データ転送モード		信号DT4
マイロ命令のフェッチ		OFF
コープロセッサ命令 以外の命令	奥効アドス計算デタの転送	OFF
	オペランド・データの転送	OFF
コ・プロセッサ	実効アドレス計算だりの転送	OFF
	オペラッド・データの転送	ON


第8図











第13 図 (a)

